本人的研究組以人機融合智能系統與大算力芯片架構為科研目標，同時面向5G邊緣計算的智能🪫、安全應用開展RISC-V等開源芯片技術的產學研合作。

　　人類與機器之間的交互關系已成為一個重要的科學問題，人們必須探索通過更加合理的人機關系來增強人機作為協同系統完成指定任務🫶🏽、改造環境的能力👩🏻‍🎤。芯片已成為人類最重要的工具之一，如何讓芯片具有智能🕖，如何讓芯片在人機融合智能系統中發揮關鍵性作用是當前亟待研究的前沿性課題。

　　隨著大模型的出現👩‍👦‍👦，智能系統又發生了新的飛躍，而大模型的部署對芯片算力提出了前所未有的極高要求⚉。因此，迫切需要瞄準大算力芯片🆎，開展其計算、存儲、互連架構的前沿探索🧘🏼。另外，硬件架構感知的算法映射與編譯優化也是發揮大算力芯片效能的關鍵技術。

　　開源芯片是未來芯片設計行業的重要趨勢，它將帶來芯片設計方法學和芯片產業生態鏈的革命性變化，從而有效支持人工智能🖕🏽、物聯網🌉、5G等新一代信息技術和數字經濟發展🚛。產教融合的開源實踐項目將成為培養集成電路設計人才的重要途徑😤。

　　歡迎有誌於探索科學問題🔋、從事技術創新和鍛煉工程實踐能力的同學加入！招收有微電子、電路與系統🤌🏿、計算機科學、智能科學等相關背景的碩士生➖、博士生🧒👩🏻‍🦰、科研助理、博士後🧑🏽‍🎨。

　　了解智能體系架構與開源芯片的相關工作👇🏿，歡迎訪問本研究組的知乎專欄（IA&C Lab@Fudan）🦸‍♀️：https://zhuanlan.zhihu.com/c_1236963527866175488

近期正在承擔的主要科研項目：

1.作為首席科學家承擔了國家重點研發計劃“光電子與微電子器件及集成”重點專項“高能效人機交互芯片技術”項目

2.作為項目負責人承擔了國家自然科學基金重點項目“自感知自組織異構眾核智能芯片的互連與存儲技術研究”

3.作為項目負責人承擔了國家自然科學基金面上項目“機器學習芯片系統的彈性能效技術研究”

4.作為課題負責人參與承擔了國家自然科學基金人工智能基礎研究應急管理項目“高效深度神經網絡處理的架構👩🏼‍🚒、電路與器件協同設計技術研究”

5.作為課題負責人參與承擔了國家自然科學基金重點項目“持續感知芯片的安全可信關鍵技術”

6.圍繞RISC-V處理器和人工智能加速器等開源芯片技術的產學研合作項目

研究方向🪈：

1.人機融合智能系統：1）人機融合智能系統的建模和測評技術🧑🏽‍💻；2）基於視覺與語音特征及人體行為的人機交互智能算法與芯片；3）基於生物醫電信號的人機交互智能算法與芯片

2.大算力芯片體系架構設計方法學：1）基於Chiplets的大芯片架構探索與ESL（Electronic System Level）設計方法；2）面向高並行、大算力應用的DSA（Domain Specific Architecture）體系架構設計；3）高能效人工智能處理器的設計空間探索（Design Space Exploration）與編譯優化技術（AI Compiler）

3.開源芯片技術：1）基於RISC-V指令架構的處理器擴展設計技術與SoC系統定製集成方法；2）面向人工智能邊緣計算的數據並行處理器開源芯片設計；3）面向5G安全和隱私計算的有限域代數處理器開源芯片設計

教育背景：

沐鸣娱乐，微電子學與固體電子學專業🚣，理學博士學位

學術經歷🥶：

2016年12月-至今沐鸣🛁，研究員

2012年12月-2016年11月沐鸣，副研究員

2006年07月-2012年11月沐鸣娱乐信息科學與工程沐鸣🧑‍🤝‍🧑，助理研究員

2010年曾赴歐洲國際微電子中心（IMEC）和比利時魯汶大學進修訪問

榮譽稱號：

上海領軍人才

科研獲獎：

華為“珠峰會戰”挑戰難題火花獎，2023

深圳市科技進步獎二等獎，2023

教學獲獎💵🌵：

沐鸣娱乐本科教學成果獎特等獎，2022

上海市優秀教學成果獎一等獎，2022

國家級教學成果獎二等獎，2022

學術兼職：

中國計算機學會計算機工程與工藝專委會常務委員

中國密碼學會密碼芯片專委會委員

天津市先進計算芯片技術企業重點實驗室學術委員會委員

微電子領域知名學術期刊Microelectronics Journal編委會委員

電子學報編委會委員

近期以第一作者和通信作者發表的主要期刊論文（part）:

[1]       Yongliang Zhang, Yitong Rong, Xuyang Duan, Zhen Yang, Qiang Li, Ziyu Guo, Xu Cheng, Xiaoyang Zeng, Jun Han, “An Energy-Efficient BNN Accelerator With Two-Stage Value Prediction for Sparse-Edge Gesture Recognition”, IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 71, no. 1, pp. 320-333, Jan. 2024

[2]       Xuyang Duan, Yufan Chen, Menghan Li,Yitong Rong, Ruiqi Xie, Jun Han, “UArch: A Super-Resolution Processor With Heterogeneous Triple-Core Architecture for Workloads of U-Net Networks”, IEEE Transactions on Biomedical Circuits and Systems, vol. 17, no. 3, pp. 633-647, June 2023

[3]       Chao Fu, Li Wan, Jun Han, “LosaTM: A Hardware Transactional Memory Integrated With a Low-Overhead Scenario-Awareness Conflict Manager”, IEEE Transactions on Parallel and Distributed Systems, vol. 33, no. 12, pp. 4849-4862, 1 Dec. 2022

[4]       Yifan Zhao, Ruiqi Xie, Guozhu Xin, Jun Han, “A High-Performance Domain-Specific Processor With Matrix Extension of RISC-V for Module-LWE Applications”, IEEE Transactions on Circuits and Systems I: Regular Papers,vol. 69, no. 7, pp. 2871-2884, July 2022

[5]       Ruiqi Xie, Jun Yin, Jun Han, “DyGA: A Hardware-efficient Accelerator with Traffic-aware Dynamic Scheduling for Graph Convolutional Networks”, IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 68, no. 12, pp. 5095-5107, Dec. 2021

[6]       Jun Yin, Jun Han, Ruiqi Xie, Chenghao Wang, Xuyang Duan, Yitong Rong, Xiaoyang Zeng, Jun Tao, “MC-LSTM: Real-time 3D Human Action Detection System for Intelligent Healthcare Applications”, IEEE Transactions on Biomedical Circuits and Systems, vol. 15, no. 2, pp. 259-269, Apr. 2021

[7]       Guozhu Xin, Jun Han, Tianyu Yin, Yuchao Zhou, Jianwei Yang, Xu Cheng, Xiaoyang Zeng, VPQC: A Domain-Specific Vector Processor for Post-Quantum Cryptography Based on RISC-V Architecture, in IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 67, no. 8, pp. 2672-2684, Aug. 2020

[8]       Bingyi Zhang, Jun Han, Zhize Huang, Jianwei Yang, Xiaoyang Zeng, “A Real-time and Hardware-efficient Processor for Skeleton-based Action Recognition with Lightweight Convolutional Neural Network”, IEEE Transactions on Circuits and Systems II: Express Briefs, 66(12), pp. 2052-2056, Dec. 2019.

[9]       Jun Han, Yicheng Zhang, Shan Huang, Mengyuan Chen, Xiaoyang Zeng, “An Area-Efficient Error-Resilient Ultra-Low-Power Subthreshold ECG Processor”, IEEE Transactions on Circuits and Systems II: Express Briefs 63(10), pp 984-988, 2016/10

[10]   Jun Han, Renfeng Dou, Lingyun Zeng, Shuai Wang, Zhiyi Yu, Xiaoyang Zeng, A Heterogeneous Multicore Crypto-Processor With Flexible Long-Word-Length Computation, IEEE Transactions on Circuits and Systems I: Regular Papers, 62(5), pp 1372-1381, 2015/5

[11]   Jun Han, Yang Li, Zhiyi Yu, Xiaoyang Zeng, A 65 nm Cryptographic Processor for High Speed Pairing Computation, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 23(4), pp 692-701, 2015/4

[12]   Jun Han, Shuai Wang, Wei Huang, Zhiyi Yu, Xiaoyang Zeng, “Parallelization of Radix-2 Montgomery Multiplication on Multicore Platform”, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 21(12), pp 2325-2330, 2013/12

[13]   Yao Zou, Jun Han, Sizhong Xuan, Shan Huang, Xinqian Weng, Dabin Fang, Xiaoyang Zeng, An Energy-Efficient Design for ECG Recording and R-Peak Detection Based on Wavelet Transform, IEEE Transactions on Circuits and Systems II: Express Briefs, , 62(2), pp 119-123, 2015/2

[14]   Gaowei Xu, Jun Han, Yao Zou, Xiaoyang Zeng, A 1.5-D Multi-Channel EEG Compression Algorithm Based on NLSPIHT, IEEE Signal Processing Letters, 22(8), pp 1118-1122, 2015/8

[15]   Renfeng Dou, Jun Han, Yifan Bo, Zhiyi Yu, Xiaoyang Zeng, “An Efficient Implementation of Montgomery Multiplication on Multicore Platform With Optimized Algorithm, Task Partitioning, and Network Architecture”, IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 22(11), pp 2245-2255, 2014/11

[16]   Zou Yao, Han Jun, Weng Xinqian, Zeng Xiaoyang, “An Ultra-Low Power QRS Complex Detection Algorithm Based on Down-Sampling Wavelet Transform”, IEEE Signal Processing Letters, 20(5), pp 515-518, 2013/5

[17]   Song Wang, Xu Cheng, Zi-Yu Guo, Jun Han, “A foreground digital calibration algorithm for time-interleaved ADCs with low computational complexity”, Microelectronics Journal, Vol. 136, 2023

[18]   Qiang Li, Jun Tao, Jun Han, “SPARK: An automatic Score-Power-Area efficient RISC-V processor microarchitecture SeeKer”, Microelectronics Journal, Vol. 132, 2023,

[19]   Fu Chao, Zhou Yuchao, Han Jun, “A hardware-efficient dual-source data replication and local broadcast mechanism in distributed shared caches”, Microelectronics Journal, vol. 118, December 2021

[20]   Zhang Yong-Liang, Li Qiang, Zhang Hui, Wang Wei-Zhen, Han Jun, Zeng Xiao-Yang, Cheng Xu, A 28nm, 397W real-time dynamic gesture recognition chip based on RISC-V processor, Microelectronics Journal, vol. 116, October 2021

[21]   Jianwei Yang, Fan Dai, Jielin Wang, Jianmin Zeng, Zhang Zhang, Jun Han, Xiaoyang Zeng, “Countering power analysis attacks by exploiting characteristics of multicore processors”, IEICE Electronics Express, Volume 15 (2018) Issue 7

[22]   Zhang Yuli, Han Jun, Weng Xinqian, He Zhongzhu, Zeng Xiaoyang, “Design approach and implementation of application specific instruction set processor for SHA-3 blake algorithm”, IEICE Transactions on Electronics, v E95-C, n 8,pp 1415-1426, August 2012

[23]   Zhou Weina, Dai Lin, Zou Yao, Zeng Xiaoyang, Han Jun, “A high speed reconfigurable face detection architecture based on adaboost cascade algorithm”, IEICE Transactions on Information and Systems, v E95-D, n 2, pp 383-391,February 2012