隨著視頻分辨率從高清（1920x1080像素）邁向4K（3840x2160）以及虛擬現實VR應用（分辨率>16K），使得視頻編碼芯片需要處理海量的圖像數據，芯片設計面臨嚴峻的外存帶寬瓶頸，同時HEVC/H.265視頻編碼標準又將芯片設計復雜度推向更高級別。面對上述芯片帶寬與計算性能問題🚣🏽‍♂️，實驗室曾曉洋教授課題組針對HEVC/H.265視頻編碼器中的De-blocking Filter和SAO模塊🪂，提出了數據復用🕴、硬件融合的設計理念🙁⚜️，將兩個算法模塊的流水線進行合並🌃，形成新型的統一計算流水線架構（如圖所示）。上述設計方案消除了De-blocking Filter和SAO之間對外存IO帶寬的需求，並節省25%的片上內存🚶🏻‍♂️‍➡️。在流水線內部設計上，在De-blocking Filter計算中采用了創新的交叉存儲的映射方式💇🏻‍♂️，使得垂直和水平邊濾波時都能高效地從存儲器中讀取數據，同時在SAO模式判決部分采用了基於加法器操作求得相應各個模式的簡化算法，最終實現數據吞吐率是同類設計的3-7倍👂🏻🦎，可滿足8K@40fps的視頻編碼需求🥜。成果“A Combined Deblocking Filter and SAO Hardware Architecture for HEVC”發表在IEEE TRANSACTIONS ON MULTIMEDIA上。